Baixe Software de Simulação e Síntese de Circuitos Digitais em Eletrônica Digital III e outras Exercícios em PDF para Eletrônica Digital, somente na Docsity!
EINSTEIN
Eletrônica Digital III
Prof. André Fortunato
rev. 2-03/
rev. 3 - 02 /201 9
rev. 4 - 02 /20 20
Nome: ________________________________ Realizado em: ____/____/____
Nome: ________________________________ Entregue em: ____/____/____
Nome: ________________________________
EXPERIÊNCIA 1
Nome: ________________________________ NOTA:^ ___________________
Recorte este cabeçalho e anexe ao seu relatório.
Experiência 1
Introdução ao Quartus Prime 18.1 – Lite Edition
Objetivo
Introduzir a utilização de software de simulação e síntese de
circuitos digitais. Softwares de simulação e síntese de circuitos
digitais são utilizados para projetar, simular e implementar sistemas
VLSI ( V ery- L arge- S cale I ntegration ). A complexidade e número de
transistores em um sistema VLSI, que pode chegar a bilhões, torna
impossível o projeto manual destes sistemas. Será utilizado o
software Quartus Prime - Lite Edition, em sua versão 18.1.
Procedimento
Ao abrir o software Quartus II, a seguinte tela inicial é apresentada.
Figura 1
EINSTEIN
Prof. André Fortunato rev. 4 - 02 /20 20
Em seguida, selecione File New Project Wizard....
Escolha um diretório (exclusivo para o projeto),
digite mux e digite mux_chip, respectivamente para o
diretório onde será gravado o projeto, para o nome do
projeto e para o nome da entidade, conforme a figura 3. Não
utilize nomes com espaço ou caracteres especiais.
Em seguida pressione NEXT. Na tela seguinte, se
existir alguma biblioteca, ela deve ser incluída no menu da
figura 4.
Figura 3
Figura 4
Ao pressionar NEXT, selecione o dispositivo da família Cyclone IV E na próxima tela.
Escolha o dispositivo indicado na figura 5. As outras opções devem ser deixadas conforme
mostrado. Pressione NEXT novamente.
Figura 2
EINSTEIN
Prof. André Fortunato rev. 4 - 02 /20 20
Na próxima tela aparecerá um resumo do projeto. Verifique os dados e depois selecione
Finish.
Uma vez configurado o ambiente de projeto, vamos abrir os arquivos necessários para
realizar o projeto. Abra o menu File New... e selecione Block Diagram/Schematic File,
conforme figura 7. Clique OK.
A tela de desenho de circuito irá abrir. Nela é possível desenhar circuitos digitais que
utilizam portas lógicas simples (AND, OR, NAND, NOR ou NOT) ou circuitos mais complexos, que
utilizam registradores ( flip-flops ). Também é possível incluir blocos de funções aritméticas
(somadores, multiplicadores, ...), memórias RAM, ROM e gates diversos (multiplexadores,
conversores, ...).
Figura 7
Clique com o botão direito do mouse sobre a tela de desenho. Irá aparecer o menu
mostrado na figura 8. Selecione Insert Symbol.... O menu da figura 9 irá abrir.
EINSTEIN
Prof. André Fortunato rev. 4 - 02 /20 20
Figura 8
Vamos utilizar neste projeto apenas as portas lógicas encontradas em
C:\XXXXXX\quartus\libraries\primitives\logic. Encontre esse diretório, selecione uma instância
da porta AND de duas entradas (and2) e clique em OK. A instância selecionada poderá ser
incluída na tela de desenho de circuito. Basta clicar em qualquer lugar que se deseja. Ao inserir
novos componentes, não sobreponha as instâncias dos componentes no desenho.
Figura 9
Utilizando o procedimento acima, insira todas as portas lógicas necessárias até completar
o circuito mostrado na figura 11. (DICA: se você marcar a caixa Repeat insert mode, a mesma
Uma instância
da porta AND.
VER DICA
EINSTEIN
Prof. André Fortunato rev. 4 - 02 /20 20
Fig
ura
Diagrama esquemático.
X Y Z
Controle
S S0a 3 a
S
a
S 2 a S 1 a
S 4 a S 5 a
S S0b 3b
S
6b
S2b S1b
S4b S5b
EINSTEIN
Prof. André Fortunato rev. 4 - 02 /20 20
Selecione a aba Files no Project Navigator. Clique com o botão direito no nome do
arquivo e selecione Set as Top-Level Entity para configurar o arquivo mux_chip_diagram.bdf
como o arquivo principal, conforme mostra a figura 12.
Figura 12
Para começar a simulação, vamos compilar e
verificar se houve erros de montagem no projeto. Pressione
Processing Start Compilation, conforme a figura 13. A
compilação irá gerar um relatório (Flow Summary). Se a
simulação não gerar erros, será mostrada a mensagem
Quartus II Full Compilation was successful. Algumas
advertências podem ser mostradas (ver figura 14).
Figura 14
Erros Advertências
Figura 13
EINSTEIN
Prof. André Fortunato rev. 4 - 02 /20 20
Figura 17
Inclua todos os sinais de entrada e saída disponíveis no projeto. Para isso, clique em >>
para selecionar todos os nós, conforme a figura 17. Depois clique em OK. A janela de inserção de
sinais será preenchida, conforme a figura 18.
EINSTEIN
Prof. André Fortunato rev. 4 - 02 /20 20
Figura 18
Clique em OK. A janela de simulação será preenchida. Observe na figura 19 que os sinais
de saída são indefinidos, pois a simulação ainda não foi executada.
Figura 19
Existem vários métodos de configurar as formas de onda dos sinais de entrada. Vamos
configurar os seguintes sinais de entrada: KEY0, KEY1, SW0_0a, SW1_1a, SW2_2a, SW3_3a,
SW4_4a, SW5_5a, SW6_6a, SW7_0b, SW8_1b, SW9_2b, SW10_3b, SW11_4b, SW12_5b e
SW13_6b.
Os sinais KEY0 e KEY1 são os botões de comando. Esses botões geram quatro
combinações de sinais possíveis: 00, 01, 10 e 11. Essas combinações podem ser obtidas
utilizando dois sinais de clock , um com o dobro da frequência do outro.
EINSTEIN
Prof. André Fortunato rev. 4 - 02 /20 20
Figura 23
Repita este procedimento para os sinais SW1_1a, SW2_2a, SW3_3a, SW4_4a, SW5_5a,
SW6_6a, SW7_0b, SW8_1b, SW9_2b, SW10_3b, SW11_4b, SW12_5b e SW13_6b. Estes sinais
assumirão uma forma parecida com os sinais da figura 24. A quantidade e o local das transições
de nível podem variar bastante, pois foram escolhidos sinais aleatórios. Salve as formas de onda
de entrada.
Figura 24
Acesse o menu Simulation Run
Functional Simulation, conforme mostrado na
figura 25. A simulação irá rodar. Uma janela irá se
abrir e se não houver erros, será mostrada a
mensagem Completed Successfully, conforme a
figura 26. Espere a janela fechar e aparecer o resultado, conforme mostrado na figura 27. Observe
que nessa versão não é possível salvar os resultados da simulação.
Com os resultados em mão, responda as perguntas da próxima seção. Use o cursor
mostrado na figura 27, quando necessário.
Figura 25
EINSTEIN
Prof. André Fortunato rev. 4 - 02 /20 20
Figura 26
Figura 27
Cursor
EINSTEIN
Prof. André Fortunato rev. 4 - 02 /20 20
5. Utilizando a simulação funcional do circuito apresentado (figura 11), desenhe a saída do
display para seguintes casos:
CASO A CASO B CASO C CASO D
SW7_0b = 1
SW8_1b = 1
SW9_2b = 0
SW10_3b = 1
SW11_4b = 1
SW12_5b = 0
SW13_6b = 1
SW0_0a = 0
SW1_1a = 1
SW2_2a = 1
SW3_3a = 0
SW4_4a = 0
SW5_5a = 0
SW6_6a = 0
SW7_0b = 1
SW8_1b = 1
SW9_2b = 1
SW10_3b = 0
SW11_4b = 0
SW12_5b = 0
SW13_6b = 0
SW0_0a = 1
SW1_1a = 1
SW2_2a = 1
SW3_3a = 1
SW4_4a = 0
SW5_5a = 0
SW6_6a = 1
SW7_0b = 1
SW8_1b = 0
SW9_2b = 1
SW10_3b = 1
SW11_4b = 0
SW12_5b = 1
SW13_6b = 1
SW0_0a = 1
SW1_1a = 1
SW2_2a = 0
SW3_3a = 1
SW4_4a = 1
SW5_5a = 0
SW6_6a = 1
SW7_0b = 0
SW8_1b = 1
SW9_2b = 1
SW10_3b = 0
SW11_4b = 0
SW12_5b = 0
SW13_6b = 0
SW0_0a = 1
SW1_1a = 0
SW2_2a = 1
SW3_3a = 1
SW4_4a = 0
SW5_5a = 1
SW6_6a = 1
KEY0 = 1
KEY1 = 1
KEY0 = 0
KEY1 = 0
KEY0 = 0
KEY1 = 1
KEY0 = 1
KEY1 = 0
6. No projeto atual, um número só é mostrado no display enquanto um botão estiver pressionado.
Modifique o circuito mostrado na figura 11 para que ele apresente memória, ou seja, ao apertar
um botão, o circuito mostra um número no display e mantém esse número lá, mesmo depois
que o botão for solto. Ao pressionar o mesmo botão novamente, o display é apagado. Utilize
um botão para cada display. Deve ser permitido mostrar ou apagar os números nos displays
em qualquer ordem, além de ser possível mostrar simultaneamente os números nos displays.
Também coloque um terceiro botão com a função de reset , ou seja, que apague os dois
displays ao mesmo tempo. Apresente o novo desenho e explique o seu funcionamento. Monte
o circuito no simulador e apresente a simulação do seu funcionamento.
S0b
S3b
S6b
S1b
S4b
S5b
S2b
S0a
S3a
S6a
S
a
S
a
S
a
S
a
S0b
S3b
S6b
S1b
S4b
S5b
S2b
S0a
S3a
S6a
S
a
S
a
S
a
S
a
S0b
S3b
S6b
S1b
S4b
S5b
S2b
S0a
S3a
S6a
S
a
S
a
S
a
S
a
S0b
S3b
S6b
S1b
S4b
S5b
S2b
S0a
S3a
S6a
S
a
S
a
S
a
S
a
EINSTEIN
Prof. André Fortunato rev. 4 - 02 /20 20
Anexo I
SW0_0a SW1_1a SW2_2a SW
3_3a
SW4_4a SW5_5a SW6_6a SW7_0b SW8_1b SW9_2b SW10_3b SW11_4b SW12_5b SW13_6b
KEY1 KEY
S0a - - - - - - - - - - - - - - - - - - - - - - - - S0b
S1a - - - - - - - - - - - - - - - - - - - - - - - - S1b
S2a - - - - - - - - - - - - - - - - - - - - - - - - S2b
S3a - - - - - - - - - - - - - - - - - - - - - - - - S3b
S4a - - - - - - - - - - - - - - - - - - - - - - - - S4b
S5a - - - - - - - - - - - - - - - - - - - - - - - - S5b
S6a - - - - - - - - - - - - - - - - - - - - - - - - S6b
S0a - - - - - - - - - - - - - - - - - - - - - - - - S0b
S1a - - - - - - - - - - - - - - - - - - - - - - - - S1b
S2a - - - - - - - - - - - - - - - - - - - - - - - - S2b
S3a - - - - - - - - - - - - - - - - - - - - - - - - S3b
S4a - - - - - - - - - - - - - - - - - - - - - - - - S4b
S5a - - - - - - - - - - - - - - - - - - - - - - - - S5b
S6a - - - - - - - - - - - - - - - - - - - - - - - - S6b
S0a - - - - - - - - - - - - - - - - - - - - - - - - S0b
S1a - - - - - - - - - - - - - - - - - - - - - - - - S1b
S2a - - - - - - - - - - - - - - - - - - - - - - - - S2b
S3a - - - - - - - - - - - - - - - - - - - - - - - - S3b
S4a - - - - - - - - - - - - - - - - - - - - - - - - S4b
S5a - - - - - - - - - - - - - - - - - - - - - - - - S5b
S6a - - - - - - - - - - - - - - - - - - - - - - - - S6b
S0a - - - - - - - - - - - - - - - - - - - - - - - - S0b
S1a - - - - - - - - - - - - - - - - - - - - - - - - S1b
S2a - - - - - - - - - - - - - - - - - - - - - - - - S2b
S3a - - - - - - - - - - - - - - - - - - - - - - - - S3b
S4a - - - - - - - - - - - - - - - - - - - - - - - - S4b
S5a - - - - - - - - - - - - - - - - - - - - - - - - S5b
S6a - - - - - - - - - - - - - - - - - - - - - - - - S6b
Figura 30
