

Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Prepara tus exámenes
Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Prepara tus exámenes con los documentos que comparten otros estudiantes como tú en Docsity
Los mejores documentos en venta realizados por estudiantes que han terminado sus estudios
Estudia con lecciones y exámenes resueltos basados en los programas académicos de las mejores universidades
Responde a preguntas de exámenes reales y pon a prueba tu preparación
Consigue puntos base para descargar
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Comunidad
Pide ayuda a la comunidad y resuelve tus dudas de estudio
Descubre las mejores universidades de tu país según los usuarios de Docsity
Ebooks gratuitos
Descarga nuestras guías gratuitas sobre técnicas de estudio, métodos para controlar la ansiedad y consejos para la tesis preparadas por los tutores de Docsity
laboratorio4 analis de senales a traves de filtros
Tipo: Guías, Proyectos, Investigaciones
1 / 2
Esta página no es visible en la vista previa
¡No te pierdas las partes importantes!
Universidad Simon Bolivar EC-1723 Circuitos Digitales Noel Rukoz 14- Cesar Gonzalez 14- Daniel Vela 14- Laboratorio #2: Circuitos secuenciales UART. Objetivos Disenar el circuito de transmision, Tx. Disenar la l ́ ogica de conexi ́ on entre el m ́ odulo UART y un FIFO. Probar que el circuito dise ̃ nado cumple con las especificaciones indicadas. Sintetizar y probar el circuito dise ̃ nado en el m ́ odulo de desarrollo. Actividad 1 En esta actividad se completaron los archivos rtl/loopback.py y rtl/uart/uart tx.py. proporcionado por el profesor, para disenar un circuito de transmision y la logica de conexion entre un modulo UART y un FIFO con las siguientes especificaciones: El circuito debe funcionar a una velocidad de 115200 baudios. El FIFO debe tener un tamaño de 128 posiciones. El ancho de los datos del FIFO es de 8 bits. El circuito de Loopback debe almacenar los datos recibidos en el FIFO hasta recibir el caracter \n, inclusive. Luego, debe proceder a enviar hacia la PC el contenido completo del FIFO. El n ́ umero de datos almacenados en el FIFO debe ser mostrado en los displays de 7-segmentos en formato BCD, no en hexadecimal. Para ello, debe usar el m ́ odulo driver7seg. Teniendo en cuenta las consideraciones anteriores se procedio a completar el archivo loopback.py para este código primero se definieron las señales que se usaron en cada uno de los módulos (UART, FIFO, driver7seg). Luego se creo un sud-modulo llamado transmisor el cual es un circuito secuencial el cual tiene como función principal indicar cuando transmite o cuando deja de transmitir de datos. Si se recibe un salto de linea (\n) en el texto transmitido y ademas el FIFO no esta vació se empieza la transmisión de los datos, esto también ocurre si el FIFO se lleno debido a que no puede recibir mas datos y por lo tanto se transmiten los datos ya almacenados para proceder a seguir almacenando datos en el FIFO; de lo contrario si se termino la trasmisión se deja de transmitir. Luego procedimos a crear otro sub-modulo llamado receptor que tambien es un circuito secuencial el cual se encarga de almacenar los datos recibidos. Los datos solo se van ha almacenar metiendolos en una cola si se lee el dato recibido y no se esta transmitiendo datos, en el caso de que se este transmitiendo datos se debe desencolar los datos que están almacenados. En cualquier otra condicion no se procede a hacer nada, ni se encola (almacena) ni se desencola (transmite)