






























































Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Prepara tus exámenes
Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Prepara tus exámenes con los documentos que comparten otros estudiantes como tú en Docsity
Los mejores documentos en venta realizados por estudiantes que han terminado sus estudios
Estudia con lecciones y exámenes resueltos basados en los programas académicos de las mejores universidades
Responde a preguntas de exámenes reales y pon a prueba tu preparación
Consigue puntos base para descargar
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Comunidad
Pide ayuda a la comunidad y resuelve tus dudas de estudio
Descubre las mejores universidades de tu país según los usuarios de Docsity
Ebooks gratuitos
Descarga nuestras guías gratuitas sobre técnicas de estudio, métodos para controlar la ansiedad y consejos para la tesis preparadas por los tutores de Docsity
Resumen flip flops para el area de ingenieria en electronica digital
Tipo: Apuntes
1 / 70
Esta página no es visible en la vista previa
¡No te pierdas las partes importantes!
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
NOTA: Algunos autores llaman en general a los Flip-flops como“biestables” y en particular a (1) como “latches” y a (2) como Flip-flops.
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
Una manera de poder almacenar unestado lógico a la salida de unacompuerta sería la de aplicar en undado momento una tensión a suentrada para que la salida vaya a “0”ó “1”
Una manera mas interesante es la de emplear por ejemplo lo siguientepara poder disponer de dos entradas de control. +Vcc 0V
El problema es la carga Rde realimentación que degradala operación de la compuerta.
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
/set /reset
Esto mejora ya que disponemos de la salida Q (Q) y su negación (/Q)La entrada /reset es tal que activa el “borrado” de Q (ponerla a “0”) conun valor de esa entrada en “bajo” (por eso el signo de negación).La entrada /set es tal que activa el “seteo” ó puesta a “1” lógico de lasalida Q, siendo esta entrada activa en nivel también “bajo”.
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
/s p q /r ANÁLISIS DE FUNCIONAMIENTO:
Una manera de hacerlo es la de empleardiagramas de Karnaugh para seguir laevolución de las salidas cuando hay cambiosen las entradas.
1111
1010
1010
1111
1010
0101
0000
1010
1111
1111
0101 1111 1111
1111 1111 0101
1111 0101
1010
1111
0101
1111
0000
0000
qp
/s/r
τ
τ
τ
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
1111
1010
1010
1111
1010
0101
0000
1010
1111
1111
0101 1111 1111
1111 1111 0101
1111 0101
1010
1111
0101
1111
0000
0000
qp
/s/r Caso: /s/r = 11 y qp = 10
se pasa /r de 1 a 0
/s p q /r
τ
τ
El cambio en /r hace cambiar la salida P luego de
τ
2 siendo QP = 11.
luego el 1 en p hace que pasado un tiempo
τ
1, pase Q a 0, quedando el
circuito ya estable en QP = 01.
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
1111
1010
1010
1111
1010
0101
0000
1010
1111
1111
0101 1111 1111
1111 1111 0101
1111 0101
1010
1111
0101
1111
0000
0000
qp
/s/r Caso: /s/r = 10 y qp = 01
se pasa /r de 0 a 1
EL CAMBIO EN /r NO TIENE EFECTO
/s p q /r
τ
τ
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
1111
1010
1010
1111
1010
0101
0000
1010
1111
1111
0101 1111 1111
1111 1111 0101
1111 0101
1010
1111
0101
1111
0000
0000
qp
/s/r Caso: /s/r = 11 y qp = 01
se pasa /s de 1 a 0
El cambio en /s hace cambiar la salida Q luego de
τ
1 siendo QP = 11.
luego el 1 en q hace que pasado un tiempo
τ
2, pase P a 0, quedando el
circuito ya estable en QP = 10.
/s p q /r
τ
τ
Nota: En ROJO se dibujaron estados intermedios
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
1111
1010
1010
1111
1010
0101
0000
1010
1111
1111
0101 1111 1111
1111 1111 0101
1111 0101
1010
1111
0101
1111
0000
0000
qp
/s/r Caso: /s/r = 00 y qp = 11
se pasa /s/r ambas a 1
Si
τ
τ
2 el circuito oscilará con las salidas cambiando entre 00 y 11 a
una frecuencia igual a 1/(
τ
τ
/s p q /r
τ
τ
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
1111
1010
1010
1111
1010
0101
0000
1010
1111
1111
0101 1111 1111
1111 1111 0101
1111 0101
1010
1111
0101
1111
0000
0000
qp
/s/r Caso: /s/r = 00 y qp = 11
se pasa /s/r ambas a 1
Si
τ
τ
2 las salidas quedarán en QP = 01.
/s p q /r
τ
τ
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
/^ /
Q(nQ(n
))
00 11
/^ / ProhibidoProhibido
Q(nQ(n
+1)+1)
Q(n^ Q(n
))
11
11
00
00
11
11
Q(n^ Q(n ProhibidoProhibido
+1)+1)
11
00
00
00
/r^ /r
/s/s
El estado /s/r = 00 se considera prohibido debido a la posible contingenciaque se quiera pasar de 00 a 11 y no se pueda garantizar el estado final delas salidas. Además /s /r = 00 dá Q /Q = 11 lo que no es admisible.El estado /s/r = 11 denota la capacidad que tiene el Flip-Flop paramemorizar un evento.Q(n+1) denota el estado siguiente.Q(n) denota el estado actual.
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
/s /r Q /Q
τ
τ
Aquí se consideró que los retardos
τ
1 y
τ
2 son iguales.
En la realidad
τ
1 y
τ
2 son parecidos pero no iguales por lo que si se
genera la secuencia de entrada 00
11, las salidas luego de una serie
de oscilaciones terminarán en 01 ó 10.
oscilación
t t t t
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
/set
/reset
+Vcc
Vcc
Vout
Vout
t
V (/set)
t
Vout
Vout
t
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
t t t
Las salidas podrán cambiar sólocuando el reloj esté en estado alto(2) respondiendo a su tabla deverdad.En bajo, Q y /Q mantienen el estadoanterior (1).
No interesasi cambianlas entradas