Docsity
Docsity

Prepare for your exams
Prepare for your exams

Study with the several resources on Docsity


Earn points to download
Earn points to download

Earn points by helping other students or get them with a premium plan


Guidelines and tips
Guidelines and tips

Digital Electronic ( Shift Register ), Slides of Digital Electronics

You can use this digital electronic ( Shift Register) material to learn

Typology: Slides

2019/2020

Uploaded on 08/03/2022

ervankrisbianto72
ervankrisbianto72 🇮🇩

4 documents

1 / 36

Toggle sidebar

This page cannot be seen from the preview

Don't miss anything!

bg1
regist
er
OLEH :
Ervan Krisbianto
2320600055
pf3
pf4
pf5
pf8
pf9
pfa
pfd
pfe
pff
pf12
pf13
pf14
pf15
pf16
pf17
pf18
pf19
pf1a
pf1b
pf1c
pf1d
pf1e
pf1f
pf20
pf21
pf22
pf23
pf24

Partial preview of the text

Download Digital Electronic ( Shift Register ) and more Slides Digital Electronics in PDF only on Docsity!

regist

er

OLEH :

Ervan Krisbianto

register Register merupakan blok logika yang sangat penting dalam kebanyakan dalam sistem digital. Register sering digunakan untuk menyimpan (sementara) informasi biner yang muncul pada keluaran sebuah matrik pengkodean. Disamping itu register sering digunakan menyimpan (sementara) data biner yang sedang dikode. Maka register membentuk suatu kaitan yang sangat penting antara sistem digital utama dan kanal-kanal masukan atau keluaran.

register Register adalah kumpulan elemen-elemen memori yang bekerja bersama sebagai satu kesatuan unit. Register dapat dibentuk dari logika sekuensial yang terbentuk dari flip-flop. Berdasarkan fungsi register terdiri atas, regiter buffer dan register geser.

Register Buffer Register buffer berfungsi untuk menyimpan kata digital. Setiap data pulsa clock, data dari input D dari masing-masing FF akan di transfer kepada Q output. Pada awalnya, isi dari register diset 0 dengan mengirimkan clock pada clear. Jika I merupakan input dari FF yang pertama, maka pada pulsa berikutnya 1 akan di transfer ke output FFI dan sekaligus menjadi input FF2.

Register Buffer terkendali Register buffer yang ditambahkan dengan beberapa gerbang logika daras AND, OR, dan NOT. Gambar rangkaian menunjukan sebuah Register buffer terkendali dengan CLR aktif tinggi. Apabila CLR l, maka akan terjadi reset pada flip-flop dan data yang tersimpan (Q) menjadi 0000. Dan ketika CLR 0, register siap beroprasi kembali. Sinyal kendali LOAD 0, semua input data tidak diizinkan masuk, artinya flip- flop mengisolasi input data atau menahan semua data yang ada di dalamnya. Dengan kata lain, register tidak berubah selama LOAD 0. Ketika LOAD l, semua input data akan diterima oleh register. Ketika LOAD kembali 0, maka input data yang diterima register tadi akan tersimpan dengan aman tanpa gangguan perubahan input.

Register Buffer terkendali Gambar 2. Rangkaian Register buffer terkendali

Register Geser ( SHIF REGISTER ) Gambar 3. Rangkaian Register Geser SISO

Register Geser ( SHIF REGISTER ) Data diangkut pada register, saat garis kontrol tinggi (HIGH dengan kata lain WRITE). Data dapat di geser keluar dari register saat garis kontrol rendah (LOW dengan kata lain READ). Aliran data pada register SISO ini diibaratkan pada gambar

Register Geser ( SHIF REGISTER ) Tabel Kebenaran Register geser SISO ( misal inputan 1101 )

Register Geser ( SHIF REGISTER )

  1. Register geser serial in -parallel out (SIPO) Dari jenis register ini, bit-bit data dimasukan secara serial sama artinya sama dengan SISO. Perbedaanya adalah cara dimana bit-bit data dipindahkan dari register. Sekali data disimpan, setiap bit muncul pada masing-masing baris keluarannya, dan semua bit-bitnya mampu secara simultan. Sebuah susunan empat-bit register SIPO diperlihatkan di bawah ini.

Register Geser ( SHIF REGISTER ) Pada jenis SIPO ini, hasil keluaran dari register geser dapat diilustrasikan seperti pada gambar 6. Gambar 6. Aliran data keluar dari SIPO

Register Geser ( SHIF REGISTER ) Tabel kebenaran register SIPO

Register Geser ( SHIF REGISTER ) DO, DI, D2 dan D3 adalah paralel input, dimana DO adalah most significant bit (MSB) dan D3 adalah least significant bit (LSB). Untuk menulis data masuk, baris pengontrolan mode diambil pada rendah dan data di-clock masuk. Data dapat digeser Saat baris kontrol mode tinggi bersamaan SHIFT aktif tinggi. Register menampilkan operasi geser kanan pada aplikasi satu pulsa clock. Ilustrasi keluaran dari register PISO terlihat pada Gambar 8.

Register Geser ( SHIF REGISTER ) Gambar 8. Aliran data pada PISO